森田泰弘がハワイで開催された2006 Symposium on VLSI Circuitsで発表しました。

2006年6月15日-17日にアメリカ・ハワイで開催された国際学会2006 Symposium on VLSI Circuitsにおいて，D2の森田泰弘が発表しました。

• Y. Morita, H. Fujiwara, H. Noguchi, K. Kawakami, J Miyakoshi, S. Mikami, K. Nii, H. Kawaguchi, and M. Yoshimoto, “A Vth-Variation-Tolerant SRAM with 0.3-V Minimum Operation Voltage for Memory-Rich SoC under DVS Environment,” 2006 Symposium on VLSI Circuits Digest of Technical Papers, pp.16-17, Honolulu, Hawaii, USA, June 2006.

また、本発表に関する内容が日経BP社のWebサイトTech-on!に掲載されました。
記事はこちらから