宮越純一がフランスで開催されたVLSI-SoC 2006で発表しました。

2006年10月16日-18日にフランス・ニースで開催された国際学会IFIP VLSI-SoC 2006において、D3の宮越純一が発表しました。

• J. Miyakoshi, Y. Murachi, T. Matsuno, M. Hamamoto, T. Iinuma, T. Ishihara, H. Kawaguchi, and M. Yoshimoto, “A Power- and Area-Efficient SRAM Core Architecture for Super-Parallel Video Processing,” Proc. 14th IFIP International Conference on Very Large Scale Integration (VLSI-SoC 2006), pp.192-197, Nice, France, Oct. 2006.