上農哲也が台湾で開催された VLSI-DAT 2008で発表しました。

2008年4月24日に台湾で開催された国際学会2008 International Symposium on VLSI Design, Automation & Test (VLSI-DAT)において，M1の上農哲也が発表をしました．

• Y. Murachi, T. Kamino, J. Miyakoshi, H. Kawaguchi and M. Yoshimoto, “A Power-Efficient SRAM Core Architecture with Segmentation-Free and Rectangular Accessibility for Super-Parallel Video Processing,” 2008 International Symposium on VLSI Design, Automation & Test (VLSI-DAT), Hsinchu, Taiwan, pp. 63-66, April 2008.