高信頼性・低消費電力メモリ

研究背景

モバイル端末を始めとする情報端末の高機能化・高性能化に伴って,それらに搭載される集積回路(LSI)も大規模化の一途を辿ってきました.半導体技術ロードマップ(ITRS)によると,プロセッサにおけるメモリの容量は今後10年間で12倍にもなると予想されています.しかし,メモリの大容量化は消費電力を増大させ,携帯端末等では連続稼動時間の減少に直結します.そのため,今後LSIの大規模化を進める上で,メモリの消費電力が大きな問題となっています.そこで私たちRAMプロジェクトチームでは,低消費電力かつ高信頼なメモリ設計技術の研究開発を行っています.

研究内容

本プロジェクトではメモリの高信頼化・低消費電力化を目的としたマイクロアーキテクチャ・回路・設計技術の提案を行います.
現在,多くのプロセッサでSRAM(Static Random Access Memory)と呼ばれるメモリが使用されています.このメモリは高速かつ低消費電力,周辺回路が簡素でさらに論理演算回路との混載が容易など,多くの利点があります.しかしテクノロジノードの微細化によってトランジスタの性能ばらつきが増大した事と,SRAMの容量が増大し歩留まりが悪くなったことでメモリの消費電力は増大しています.この問題を解決するために私たちのプロジェクトでは大きく分けて2つの研究を行っています.

オフシステムには,電圧供給がなくなっても記憶データを保持し続けることができる不揮発性のメモリが搭載されており,待機時にはこのメモリに記憶データを書き込むことで電源をオフすることが可能となります.私たちは2種類の不揮発性メモリについての研究を行っています.

強誘電体メモリ(FeRAM : Ferroelectric RAM)の低消費電力化回路技術研究

FeRAMとは,強誘電体キャパシタを利用した不揮発性メモリです.この強誘電体キャパシタとは,電圧を加えることによって分極(物質内に電気的な正負が生じる状態)の方向を変化させ,電源供給がなくなってもその分極方向を維持できる誘電体です.この不揮発特性を活かして,スマートカードやバッテリー不要のメモリとして用いられています.

本研究は従来6Tメモリセルの内部ノードに強誘電体キャパシタ4つを接続した構成の6T4C FeRAMを対象にし,その低消費電力化を目指しています.このメモリはSRAMのような高速動作が可能であり,また強誘電体キャパシタの不揮発性によりスリープ時には電源の遮断が可能であるため,スリープ時のリーク電流をゼロにできます.このような優れた特徴を持つ6T4C FeRAMですが問題点もあります.一つは追加された強誘電体キャパシタによって内部ノードの容量とともに消費電力が増加することです.もう一つはスリープ開始時及びスリープ状態から復帰時に電力を消費する点です.本プロジェクトでは,ノーマリーオフシステムにおける,低電力化を実現するために,この二つの消費電力を削減する方法について研究開発を行なっています.

磁気抵抗変化形メモリ(MRAM : Magnetoresistive RAM)の低電圧化回路技術研究

MRAMとは磁化の向きによって抵抗値が変化する特徴を持つ磁性変化デバイスを利用した不揮発性メモリです.この磁性変化デバイスは,磁化の向きが変化しない固定層と磁化の向きが変化する自由層,トンネル絶縁膜の3つで構成されており,電流によって自由層の磁化の向きを変化させます.自由層の磁化の向きによって磁性変化デバイスは抵抗値が変化し,その抵抗値の大小によってデータの0/1を判定します.このMRAMの特徴は,無限回書き換えが可能なことです.
本研究では,1つの磁性変化デバイスと1つのトランジスタから構成されるMRAMセルを対象にし,その低電圧化を目指しています.このメモリは不揮発性の他にもSRAMに比べて小面積であるため集積度が高いという利点があります.しかしこのメモリは低電圧動作時において二つの問題が生じます.一つは読出しに比べて書込みの速度が大幅に遅いことです.もう一つは磁性変化デバイスの抵抗値の違いによって読出しを行うため,低電圧動作時において0/1の電圧差分が小さく読出しが難しいことです.本プロジェクトでは,この低電圧動作時における読出しと書込みの問題を解決する方法について研究開発を行なっています.

高信頼・低消費電力メモリの回路設計技術研究

従来のSRAMメモリでは主にMOSFETと呼ばれるトランジスタを用いた6トランジスタ(6T)メモリセルで構成されています.

7トランジスタ/14トランジスタ(7T/14T)ディペンダブルメモリと応用技術

本研究では従来6Tメモリセル2つの内部ノードを接続することで,高信頼化,一括データコピー機能,一括データ比較機能を実現しました.一般的には1ビットのデータは1つのメモリセルで記憶しますが,提案14Tセルでは2つのセルに1ビットのデータを記録することで,1ビットのデータに対して高い信頼性を実現します.また,メモリセルペア間でデータのコピー・比較を行う機構を提案し,トランザクショナルメモリや冗長化回路等のアプリにおいて高速化・低エネルギー化を実現しました.

 [28-nm FD-SOIを用いた画像処理プロセッサ向け 低電力8T 3ポートSRAMの設計]

本研究では,画像処理プロセッサに最適な低電圧・低消費電力マルチポートSRAM技術を提案しています.提案SRAM技術は,8トランジスタのビットセルから構成され,同時アクセス可能な1-書き込み/2-読み出しの3ポートを持っています.この提案SRAMは,従来の3ポートSRAM回路に比べてより小面積なSRAM回路を実現すると同時に,多数決論理回路技術を備えることで動作時のエネルギを削減します.提案技術は,28-nm FD-SOIプロセスを用いて実装し,実測評価を行いました.その結果,提案SRAM技術を用いることで,最小電圧0.46 Vの超低電圧で動作し,数百-fJ/cycle 以下の超低エネルギで動作可能であることを示しました.

対外発表・研究成果について

吉本研究室は,世界有数のSRAM設計開発技術を有する大学教育機関です.企業・大学を問わず,多くの共同研究先と協力し,多角的に技術提案を行なっています.また,半導体関連で世界最高クラス(採択率25%程)の国際学会VLSI Symposiumに,過去6年間で3件採択されるなど,高い評価を受けています.